JP04331981 A

LIQUID CRYSTAL DISPLAY DEVICE

CASIO COMPUT CO LTD

Inventor(s):SHINDO TEIJI

Application No. 03101472 JP03101472 JP, Filed 19910507, A1 Published 19921119

Abstract: PURPOSE: To make a liquid crystal display based upon image data for a CRT display without requiring any mass-storage image data memory.

CONSTITUTION: The image data for the CRT display are inputted in sequence through a serial/parallel conversion part 11 and while only effective image data except vertical blanking periods and horizontal blanking periods are written in a dual-port memory 12 corresponding to the write timing signal WCL from a timing signal generation part 13, the effective image data written in the dual- port memory 12 are read out corresponding to a read timing signal RCL corresponding to the LCD display timing from a timing signal generation part 12, and transferred to and displayed on a liquid crystal display device 16.

COPYRIGHT: (C)1992,JPO&Japio

Int'l Class: G09G00336; G02F001133 G06F003153 G09G00116 G09G00500

Patents Citing this One: No US, EP, or WO patents/search reports have cited this patent.

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平4-331981

(43)公開日 平成4年(1992)11月19日


(51) Int.Cl. ⁵ G 0 9 G G 0 2 F G 0 6 F G 0 9 G	3/36 1/133 3/153 1/16 5/00	識別記 与 505 336	B A	庁内整理番号 7926-5G 7820-2K 9188-5B 8121-5G 8121-5G	FΙ		 未請求	技術表示箇所 ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・	
						田田明八	小明小	明の名の双て生し女)	
(21)出願番号		特願平3-101472			(71)出願人	カシオ計算機株式会社			
(22)出願日		平成3年(1991)5月7日			(EO) SWAD de	東京都新宿区西新宿2丁目6番1号 進藤 禎司 東京都西多摩郡羽村町栄町3丁目2番1号			
				(72)発明者					
							カシオ計算機株式会社羽村技術センター		
						内			
					(74)代理人	弁理士	鈴江	武彦	
						-			

(54) 【発明の名称】 液晶表示装置

(57)【要約】

【目的】本発明は、液晶表示装置において、大容量の画像データメモリを必要とすることなく、CRT表示用の画像データに基づく液晶表示を行なうことを目的とする。

【構成】シリアル/パラレル変換部11を通して順次入力されるCRT表示用の画像データを、タイミング信号発生部13からの書込みタイミング信号WCLに応じて、その垂直帰線期間及び水平帰線期間を除く有効画像データのみデュアルボートメモリ12に対して書込むのと共に、タイミング信号発生部13からのLCD表示タイミングに対応する読出しタイミング信号RCLに応じて、上記デュアルボートメモリ12に書込まれた有効画像データを読出し、液晶表示装置16に対して転送表示させるよう構成する。



20

【特許請求の範囲】

【請求項1】 液晶表示装置において、データの書込み 動作と読出し動作とを同時に行ない得る記憶手段と、C RT表示用の画像データが入力される入力手段と、上記 CRT表示用画像データの垂直同期信号及び水平同期信 号に基づいて該CRT表示用画像データの少なくとも垂 直帰線期間を除く有効データのみを上記記憶手段に記憶 させる有効画像データ取出し手段と、この有効画像デー 夕取出し手段により上記記憶手段に記憶された有効画像 データを上記液晶表示装置の表示タイミングに応じて読 10 出す表示制御手段と、を具備したことを特徴とする液晶 表示装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、パーソナルコンピュー タやパーソナルワードプロセッサ等の表示部として使用 される液晶表示装置に関する。

[0002]

【従来の技術】一般に、パーソナルコンピュータ等のデ ータ処理装置では、機器の小型、軽量化を図るために、 その表示部として液晶表示装置(LCD)を備えたもの が実用化されている。

【0003】このような液晶表示装置を備えたデータ処 理装置では、CRT表示装置を備えた機器との互換性を 確保するために、その表示データの処理は、まず、CR T表示用の画像信号を作成し、このCRT画像信号をL CD表示用の画像信号に変換することにより行なわれ

【0004】すなわち、CRT表示用の画像信号とLC D表示用の画像信号とでは、帰線期間の有無等の差異に 30 より、データの出力タイミングが異なるため、CRT表 示用の画像信号の全てを一旦メモリに書込み、その後、 必要な画像部分、つまり、有効表示データのみをLCD の表示タイミングに応じて読出している。

[0005]

【発明が解決しようとする課題】しかしながら、上記の ようにして液晶表示装置を動作させたのでは、CRT表 示用画像信号の一回分全てを記憶させる大容量の画像メ モリが必要になる。

【0006】本発明は上記課題に鑑みなされたもので、 大容量の画像データメモリを必要とすることなく、CR T表示用の画像データに基づく液晶表示を行なうことが 可能になる液晶表示装置を提供することを目的とする。 [0007]

【課題を解決するための手段】すなわち、本発明に係わ る液晶表示装置は、データの書込み動作と読出し動作と を同時に行ない得る記憶手段と、CRT表示用の画像デ ータが入力される入力手段と、上記CRT表示用画像デ ータの垂直同期信号及び水平同期信号に基づいて該CR 2

効データのみを上記記憶手段に記憶させる有効画像デー 夕取出し手段と、この有効画像データ取出し手段により 上記記憶手段に記憶された有効画像データを上記液晶表 示装置の表示タイミングに応じて読出す表示制御手段と を備えて構成したものである。

[0008]

【作用】つまり、上記記憶手段に対し、CRT表示用の 画像データをその垂直帰線期間を除き順次書込むのと同 時に、この記憶手段に書込まれたCRT表示用の画像デ ータを液晶表示タイミングに応じて順次読出して表示さ せることで、記憶手段の容量は大幅に少くて済むことに なる.

[0009]

【実施例】以下図面により本発明の一実施例について説 明する。

【0010】図1は液晶表示装置における表示制御回路 の構成を示すもので、同図において、11はシリアル/ パラレル変換部、12はデュアルポートメモリ、13は タイミング信号発生部、14は書込み列アドレスカウン タ、15は読出し列アドレスカウンタ、16は液晶表示 装置である。

【0011】シリアル/パラレル変換部11は、タイミ ング信号発生部13により発生されるドットタイミング 信号DCLに応じて、CRT表示用の画像データを1ドッ トずつのシリアルデータとして入力し、例えば8ドット ずつのパラレルデータに変換して出力するもので、この シリアル/パラレル変換部11からのCRT画像データ は、タイミング信号発生部13により発生される書込み タイミング信号WCLに応じて順次デュアルポートメモリ 12に書込まれる。

【0012】この場合、デュアルポートメモリ12に対 するCRT水平走査1本分に相当するデータ列の書込み 列アドレスは、上記タイミング信号発生部13により発 生される水平書込み信号HW に応じてカウント動作する 書込み列アドレスカウンタ14により指定される。

【0013】一方、デュアルポートメモリ12に順次書 込まれるCRT画像データは、タイミング信号発生部1 3 により発生される読出しタイミング信号 RCLに応じて 順次LCD画像データとして読出されるもので、このデ ュアルポートメモリ13から読出されたLCD画像デー 夕は、液晶表示部16に順次送られて表示される。

【0014】この場合、デュアルポートメモリ12から のLCD水平走査1本分に相当するデータ列の読出しア ドレスは、上記タイミング信号発生部13により発生さ れる水平読出し信号HR に応じてカウント動作する読出 し列アドレスカウンタ15により指定される。

【0015】ここで、上記タイミング信号発生部13に より発生される魯込みタイミング信号WCL、水平書込み 信号HW 及び読出しタイミング信号RCL, 水平読出し信 T表示用画像データの少なくとも垂直帰線期間を除く有 50 号HR は、何れもCRT表示用の水平同期信号HCRT 及

40

10

として出力される。

び垂直同期信号VCRT に基づき生成される。

【0016】図2は上記表示制御回路におけるタイミン グ信号発生部13の内部構成を示すもので、CRT表示 用の水平同期信号HCRT は、アンドゲートAND 1を介 して 1 + n 進力ウンタ 2 1 にそのカウンタクロック C と して供給されると同時に、アンドゲートAND2を介し てm進カウンタ22にそのカウンタクロックCとして供 給される。

【0017】ここで、上記アンドゲートAND2を介し てm進力ウンタ22に供給される水平同期信号HCRT は、前記図1における書込み列アドレスカウンタ14を カウント動作させるための水平書込み信号HW として該 書込み列アドレスカウンタ14に出力される。

【0018】また、CRT表示用の垂直同期信号VCRT は、上記1+n進カウンタ21及びm進カウンタ22に そのリセット信号Rとして供給されると共に、フリップ フロップFF1にそのセット信号Sとして供給される。 このフリップフロップFF1のQ出力は上記アンドゲー トAND1にそのゲート制御信号として供給される。

【0019】ここで、上記1+n進カウンタ21のカウ 20 ント値は、CRT表示用画像データの垂直帰線期間に相 当する水平走査線数に対応して設定されるもので、この 1+n進力ウンタ21からのカウンタキャリCarry は上 記フリップフロップFF1にそのリセット信号Rとして 供給されると共に、フリップフロップFF2にそのセッ ト信号Sとして供給される。

【0020】このフリップフロップFF2のQ出力は上 記アンドゲートAND2にそのゲート制御信号として供 給されると共に、HR 信号発生部23及び書込みタイミ に対し、そのイネーブル信号ESとして供給される。

【0021】また、上記m進力ウンタ22のカウント値 は、CRT表示用画像データの垂直帰線期間を除く有効 画像データに相当する水平走査線数に対応して設定され るもので、このm進力ウンタ22からのカウンタキャリ Carry は上記フリップフロップFF2にそのリセット信 号Rとして供給される。

【0022】つまり、フリップフロップFF2は、CR T表示用画像データの垂直帰線期間を除く有効画像デー タが得られる期間に対応してセットされ、上記HR 信号 40 発生部23及び書込みタイミング信号発生部24, 読出 しタイミング信号発生部25にそれぞれイネーブル信号 ESを供給するもので、HR 信号発生部23により発生 される水平読出し信号HR は、前記図1における読出し 列アドレスカウンタ15をカウント動作させるための信 号として該読出し列アドレスカウンタ15に出力され、 書込みタイミング信号発生部24により発生されるドッ トタイミング信号DCL及び書込みタイミング信号WCL は、前記図1におけるシリアル/パラレル変換部11を シリアル/パラレル変換動作させるための信号及びデュ 50 有効画像データのみが、順次書込まれる状態になる。

アルポートメモリ12を書込み動作させるための信号と して出力され、また、読出しタイミング信号発生部25 により発生される読出しタイミング信号RCLは、上記デ ュアルポートメモリ12を読出し動作させるための信号

【0023】図3はCRT表示用の垂直同期信号VCRT 及び水平同期信号HCRT に対するタイミング信号発生部 13からの水平書込み信号HW と水平読出し信号HR と の関係を示すタイミングチャート。図4は垂直及び水平 帰線期間を含む一回分全てのCRT表示用画像データエ リアを示す図である。

【0024】ここで、CRT表示用の垂直同期信号周波 数をVCRT(Hz)、CRT表示用画像データの総水平走査 線数を(1+n+m) 本とすると、CRT表示用の水平 同期信号周波数HCRT(Hz) は、

 $HCRT(Hz) = VCRT(Hz) \cdot (1+n+m)$ …式1 となる。ここで、LCD表示用の水平走査線数をm本と すると、LCD表示用の水平同期信号周波数HLCD(Hz)

HLCD(Hz) = VCRT(Hz) · m ···式2 となる。次に、上記構成による表示制御回路のLCD表 示動作について説明する。

【0025】まず、CRT表示用画像データの垂直同期 信号VCRT が発生されると、タイミング信号発生部13 における1+n進力ウンタ21及びm進力ウンタ22が 何れもリセットされると共に、フリップフロップFF1 がセットされアンドゲートAND1がゲートオンに制御 される。

【0026】すると、CRT表示用の水平同期信号HCR ング信号発生部24, 読出しタイミング信号発生部2.5 30 Tにより1+n進力ウンタ21がカウント動作するもの で、CRT表示用画像データの垂直帰線期間を経過し該 カウンタ21からそのカウンタキャリCarry が出力され ると、フリップフロップFF1がリセットされて上記ア ンドゲートAND1がゲートオフに制御されると同時 に、フリップフロップFF2がセットされてアンドゲー トAND2がゲートオンに制御される。そして、HR信 号発生部23及び售込みタイミング信号発生部24、読 出しタイミング信号発生部25が何れもイネーブル状態 になる。

> 【0027】すると、書込みタイミング信号発生部25 からのドットタイミング信号DCL及び書込みタイミング 信号WCLに応じてシリアル/パラレル変換部11を通し たCRT表示用有効画像データのデュアルポートメモリ 12に対する書込みが開始される。また、CRT表示用 水平同期信号HCRT によりm進力ウンタ22がカウント 動作すると共に、水平書込み信号HW に応じて書込み列 アドレスカウンタ14がカウント動作し上記デュアルポ ートメモリ12の書込み列アドレスが更新される。これ により、デュアルポートメモリ12には、CRT表示用

5

【0028】一方、読出しタイミング信号発生部25からは、液晶表示装置16の表示タイミングに対応した競出しタイミング信号RCLが発生されデュアルポートメモリ12に与えられる。また、HR信号発生部23からは水平読出し信号HRが発生され読出し列アドレスカウンタ15に与えられる。

【0029】すると、デュアルポートメモリ12に審込まれる上記CRT表示用の有効画像データは、その水平走査1列分ずつLCD表示タイミングに応じて読出され液晶表示装置16に送られるもので、これにより、CR 10 T表示用の画像データがLCD表示用の画像データに変換されて液晶表示装置16に表示出力されるようになる。

【0030】この場合、前記式1及び式2からも明らかなように、デュアルポートメモリ12に対し「VCRT(Hz)・(1+n+m)」からなるCRT表示用水平同期信号周波数HCRT(Hz)で書込まれるCRT表示用有効画像データを、「VCRT(Hz)・m」からなるLCD表示用の水平同期信号周波数HLCD(Hz)で読出すことになるので、該デュアルポートメモリ12の容量値は、(1+n)本の水平走査線数に相当する画像データのみ記憶できればよいことになる。

【0031】なお、デュアルポートメモリ12には、上記CRT表示用画像データの垂直帰線期間を除く有効データのみ書込むのと同様の手段により、水平帰線期間に相当する無効画像データも除くように構成する。

【0032】したがって、上記構成の液晶表示装置における表示制御回路によれば、シリアル/パラレル変換部 11を通して順次入力されるCRT表示用の画像データを、タイミング信号発生部13からの書込みタイミング 30 信号WCLに応じて、その垂直帰線期間及び水平帰線期間を除く有効画像データのみデュアルポートメモリ12に対して書込むのと共に、タイミング信号発生部13からのLCD表示タイミングに対応する読出しタイミング信号RCLに応じて、上記デュアルポートメモリ12に書込まれた有効画像データを読出し、液晶表示装置16に対して転送表示させるよう構成したので、従来のように大

容量の画像データメモリを必要とすることなく、CRT 表示用の画像データに基づく液晶表示を行なうことが可能になる。

6

[0033]

【発明の効果】以上のように本発明によれば、データの 皆込み動作と説出し動作とを同時に行ない得る記憶手段 と、CRT表示用の画像データが入力される入力手段 と、上記CRT表示用画像データの垂直同期信号及び水 平同期信号に基づいて該CRT表示用画像データの少な くとも垂直帰線期間を除く有効データのみを上記記憶手 段に記憶させる有効画像データ取出し手段と、この有効 画像データ取出し手段により上記記憶手段に記憶された 有効画像データを上記液晶表示装置の表示タイミングに 応じて読出す表示制御手段とを備えて構成したので、大 容量の画像データメモリを必要とすることなく、CRT 表示用の画像データに基づく液晶表示を行なうことが可能になる。

【図面の簡単な説明】

【図1】本発明の一実施例に係わる液晶表示装置におけ 20 る表示制御回路の構成を示すプロック図。

【図2】上記表示制御回路におけるタイミング信号発生 部の内部構成を示すプロック図。


【図3】 CR T表示用の垂直同期信号 VCRT 及び水平同期信号 HCRT に対するタイミング信号発生部からの水平 書込み信号 HW と水平説出し信号 HR との関係を示すタイミングチャート。

【図4】垂直及び水平帰線期間を含む一回分全てのCR T表示用画像データエリアを示す図。

【符号の説明】

11…シリアル/パラレル変換部、12…デュアルボートメモリ、13…タイミング信号発生部、14…書込み列アドレスカウンタ、15…読出し列アドレスカウンタ、16…液晶表示装置、21…1+n進カウンタ、22…m進カウンタ、23…HR 信号発生部、24…書込みタイミング信号発生部、25…読出しタイミング信号発生部、AND1、AND2…アンドゲート、FF1、FF2…フリップフロップ。

[図3]



【図4】

